- Bạn vui lòng tham khảo Thỏa Thuận Sử Dụng của Thư Viện Số
TÀI LIỆU SỐ
Danh mục TaiLieu.VN
Ebook Ngôn ngữ VHDL để thiết kế vi mạch (Tái bản lần thứ nhất): Phần 1
VHDL là một ngôn ngữ mô tả phần cứng (HDL) được sử dụng để mô tả một hệ thống thiết kế logic. Được dùng trong thiết kế CPLD hoặc FPGA, phần mềm sẽ nạp chương trình vào CPLD hoặc FPGA để có được một hệ thống logic mà chúng ta đã thiết kế. Mời các bạn cùng tìm hiểu ngôn ngữ này qua phần 1 cuốn sách.
183 p ntt 25/07/2019 367 4
Từ khóa: Ngôn ngữ VHDL, Thiết kế vi mạch, Ngôn ngữ mô tả phần cứng, Thiết kế hệ thống số, Phương pháp luận thiết kế, Lệnh đồng thời
Đăng nhập